ラピダスが目指す「AI半導体を後工程でも超短TAT製造」、実現は困難なこれだけの理由

　TSMCは、その他にも、「SoIC」と呼ぶ3次元積層のプラットフォームを提供しようとしている。そして、これら全ての3次元IC用プラットフォームを「3D Fabric」と呼んでいる。

　以下では、エヌビディアのGPUなどのAI半導体に使われているCoWoSについて詳しく説明する。

エヌビディアのGPUに使われるCoWoSパッケージ

　図7に、エヌビディアのGPUで採用されているCoWoSパッケージの構造を示す。まず、System on Chip（SoC／プロセッサ）、GPU、DRAMを縦方向に8～12層積層した広帯域メモリ（HBM：High Bandwidth Memory）など、各種チップをそれぞれ個別に製造する。

　次に、12インチのシリコンウエハを角型に切り出し、その上に前述のCPU、GPU、HBMを実装する。この角型のシリコンウエハは「シリコンインターポーザ」と呼ばれている。この工程、すなわち各種チップをシリコンインターポーザ上に接合するプロセスを「CoW（Chip on Wafer）」と呼ぶ。

　続いて、CoWをパッケージ基板（Substrate）上に接合する工程、すなわち「CoW on Substrate」に進む。これら一連の工程をすべて表現したものが「Chip on Wafer on Substrate」、略して「CoWoS」である。

　このCoWoSパッケージはエヌビディアのGPUに採用されているが、他のAI半導体でも、概ね同様の構造が用いられている。したがって、将来的にラピダスがAI向け半導体のパッケージ設計を行うとすれば、CoWoSと類似した構造になることが予想される。

　では現在、エヌビディアのGPU向けに使用されているCoWoSパッケージには、どのようなテクノロジーノードで製造された、どのような種類のチップが実装されているのだろうか。

2023～2024年にブレイクしたエヌビディアのGPU「H100」の詳細

　米OpenAI社が2022年11月30日にChatGPTを公開して以降、生成AIは世界中で爆発的に普及した。これらの生成AIは、データセンターに設置されたAI半導体を搭載するAIサーバー上で動作しており、その中心的なAI半導体として、エヌビディアのGPU「H100」の需要が急拡大した。

　それでは、この「H100」には、どのようなテクノロジーノードで製造された、どのような種類の半導体チップが使われているのだろうか。図8を用いて説明する。